本EDA/SOC實驗開發(fā)系統(tǒng)采用ALTERA 器件Cyclone V SoC,將FGPA與ARM整合。本產(chǎn)品的主板DE1-SoC開發(fā)平臺繼DE2-115 和DE5-NET后再次被劍橋大學選用作為教材實驗平臺之一。
DE1-SOC核心板參數(shù):1、核心器件
1.1 FPGA核心器件:Cyclone V SoC 5CSEMA5F31C6 Device,85K可編程邏輯資源LEs, 內(nèi)嵌4450K個存儲器模塊,6 個高性能分數(shù)分頻Fractional PLLs, 2個硬核內(nèi)存控制器;
1.2支持64MB (32Mx16)SDRAM控制器;
1.3支持多端口1GB (2x256Mx16)DDR3 SDRAM控制器(高達533 MHZ的DDR3 、集成ECC支持);
1.4基于ARM的硬核處理器系統(tǒng)(HPS):內(nèi)置800 MHz, 雙核ARMCortex™-A9 MPCore™ 處理器;512-KB共享L2高速緩存;64 KB的Scratch片內(nèi)RAM;
2、配置和接口部分
2.1嵌入式USB-Blaster II (JTAG)配置電路和電纜(通用B型USB接口);
2.2支持EPCQ256閃存(PFL)配置;
2.3兩個 USB 2.0 Host 接口;一個USB轉(zhuǎn)UART 接口;支持10/100/1000 千兆以太網(wǎng)接口;帶有PS/2 鼠標/鍵盤接口;帶有IR 收發(fā)器
3、用戶自定義部分
配備兩個40-pin擴展接口;一個10-pin ADC輸入;一個 LTC 鏈接器(支持(SPI) 主控器,I2C 協(xié)議傳輸和通用IOpin );4 個用戶自定義按鈕 (FPGA x4);10 個用戶自定義開關(guān)(FPGA x10);11 用戶自定義LEDs (FPGA x10 ; HPS x 1);2個硬核處理器系統(tǒng)按鈕;6個七段數(shù)碼管;
4、顯示部分和音頻部分
4.1 24-bit VGA顯示輸出;
4.2音頻部分:支持24-bit 音頻編碼,帶有l(wèi)ine in、out、microphone輸入接口;
5、傳感器部分
硬核處理器系統(tǒng)帶有三軸加速度傳感器
6、供電部分
12V DC輸入
擴展模塊7寸LCD觸屏模塊;模數(shù)及數(shù)模轉(zhuǎn)換模塊,溫度傳感器,喇叭,RTC及RS232模塊;按鍵脈沖及固定脈沖輸出;面包板,IC座,滑動變阻器,高低電平撥碼開關(guān),高低電平指示燈;直流電機,步進電機,交通燈,矩陣鍵盤;
其他部分需求說明1、穩(wěn)定性:采用單芯片技術(shù),提高了性能的同時降低了功耗,時序穩(wěn)定,下載配置穩(wěn)定,輸出信號基本無失真。
2、布局科學性與易于教學性:系統(tǒng)配置豐富,操作靈活方便,對數(shù)字實驗支持面廣,板上集成USB下載電路,從統(tǒng)一下載口就能完成對FPGA的AS,JTAG多種方式下載;具備多電路模式選擇,提供詳盡的數(shù)據(jù)手冊,測試程序,實驗程序,分步教程,易于教學。
3、模塊化、可替換性:具備VGA接口(24bit) ,顯示屏,具備數(shù)字音頻CODEC模塊,具備SD Card接口,具備RS232接口,具備10M/100M/1000M以太網(wǎng)接口,具備2×40pin總線接口,具備1×10 ADA轉(zhuǎn)換接口,DE1-SOC外部擴展的雙排40pin I/O端口引出,方便二次開發(fā)和創(chuàng)新實驗使用,同時可擴展視頻顯示、網(wǎng)絡(luò)通信、數(shù)據(jù)處理模塊。系統(tǒng)高度集成化,無需考慮可替換性。
4、平臺可升級性:采用Altera公司新一代Cyclone5芯片:Cyclone V SoC 5CSEMA5F31C6 Device,28nm工藝同時配有ARM公司雙核CortexA9內(nèi)核嵌入式系統(tǒng)開發(fā)模塊,構(gòu)成雙CPU系統(tǒng),工作速率打到800MHZ,帶有85K可編程邏輯單元,2個硬核控制器模塊系統(tǒng)高度集成,無需考慮可升級性。
5、后期易維護性:提供完整用戶手冊、芯片數(shù)據(jù)手冊、教學代碼、原理圖和PCB版圖,方便后期維護。



